<?xml version="1.0" encoding="UTF-8"?><rss version="2.0"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:wfw="http://wellformedweb.org/CommentAPI/"
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:atom="http://www.w3.org/2005/Atom"
	xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
	xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
	
	xmlns:georss="http://www.georss.org/georss"
	xmlns:geo="http://www.w3.org/2003/01/geo/wgs84_pos#"
	>

<channel>
	<title>兩奈米 &#8211; 科技島-掌握科技新聞、科技職場最新資訊</title>
	<atom:link href="https://www.technice.com.tw/tag/%e5%85%a9%e5%a5%88%e7%b1%b3/feed/" rel="self" type="application/rss+xml" />
	<link>https://www.technice.com.tw</link>
	<description>專注於科技新聞、科技職場、科技知識相關資訊，包含生成式AI、人工智慧、Web 3.0、區塊鏈、科技職缺百科、生物科技、軟體發展、雲端技術等豐富內容，適合熱衷科技及從事科技專業人事第一手資訊的平台。</description>
	<lastBuildDate>Tue, 14 Apr 2026 07:49:09 +0000</lastBuildDate>
	<language>zh-TW</language>
	<sy:updatePeriod>
	hourly	</sy:updatePeriod>
	<sy:updateFrequency>
	1	</sy:updateFrequency>
	<generator>https://wordpress.org/?v=6.4.2</generator>

<image>
	<url>https://www.technice.com.tw/wp-content/uploads/2022/12/cropped-wordpress_512x512-150x150.png</url>
	<title>兩奈米 &#8211; 科技島-掌握科技新聞、科技職場最新資訊</title>
	<link>https://www.technice.com.tw</link>
	<width>32</width>
	<height>32</height>
</image> 
<site xmlns="com-wordpress:feed-additions:1">223945996</site>	<item>
		<title>應材推兩大沉積系統搶攻2奈米製程 鎖定GAA電晶體助攻AI晶片效能</title>
		<link>https://www.technice.com.tw/issues/semicon/212654/</link>
					<comments>https://www.technice.com.tw/issues/semicon/212654/#respond</comments>
		
		<dc:creator><![CDATA[黃仁杰]]></dc:creator>
		<pubDate>Tue, 14 Apr 2026 07:14:01 +0000</pubDate>
				<category><![CDATA[半導體]]></category>
		<category><![CDATA[產業]]></category>
		<category><![CDATA[產業應用]]></category>
		<category><![CDATA[科技企業]]></category>
		<category><![CDATA[AI晶片]]></category>
		<category><![CDATA[兩奈米]]></category>
		<category><![CDATA[製程]]></category>
		<guid isPermaLink="false">https://www.technice.com.tw/?p=212654</guid>

					<description><![CDATA[<p><img width="1536" height="1024" src="https://www.technice.com.tw/wp-content/uploads/2026/04/ChatGPT-Image-2026年4月14日-下午03_00_36.png" class="attachment-post-thumbnail size-post-thumbnail wp-post-image" alt="ChatGPT Image 2026年4月14日 下午03 00 36" decoding="async" srcset="https://www.technice.com.tw/wp-content/uploads/2026/04/ChatGPT-Image-2026年4月14日-下午03_00_36.png 1536w, https://www.technice.com.tw/wp-content/uploads/2026/04/ChatGPT-Image-2026年4月14日-下午03_00_36-300x200.png 300w, https://www.technice.com.tw/wp-content/uploads/2026/04/ChatGPT-Image-2026年4月14日-下午03_00_36-1024x683.png 1024w, https://www.technice.com.tw/wp-content/uploads/2026/04/ChatGPT-Image-2026年4月14日-下午03_00_36-768x512.png 768w" sizes="(max-width: 1536px) 100vw, 1536px" title="應材推兩大沉積系統搶攻2奈米製程 鎖定GAA電晶體助攻AI晶片效能 1"></p>
<p>隨著AI運算需求快速攀升，半導體製程持續朝2奈米以下邁進，製程難度也大幅提高。應用材料今（14）日宣布，推出兩款全新晶片製造系統，主打在「埃米級」尺度下進行材料沉積，協助晶圓廠打造更高效、低功耗的先進邏輯晶片。<content>記者黃仁杰／台北報導</p>
<p data-start="119" data-end="258">隨著AI運算需求快速攀升，半導體製程持續朝2奈米以下邁進，製程難度也大幅提高。應用材料今（14）日宣布，推出兩款全新晶片製造系統，主打在「埃米級」尺度下進行材料沉積，協助晶圓廠打造更高效、低功耗的先進邏輯晶片。</p>
<p>[caption id="attachment_212716" align="aligncenter" width="1536"]<img class="wp-image-212716 size-full" src="https://www.technice.com.tw/wp-content/uploads/2026/04/ChatGPT-Image-2026年4月14日-下午03_00_36.png" alt="" width="1536" height="1024" /> 應用材料今（14）日宣布，推出兩款全新晶片製造系統，主打在「埃米級」尺度下進行材料沉積。（圖／AI生成）[/caption]</p>
<p data-start="260" data-end="393">此次推出的系統，主要鎖定新一代電晶體架構<span class="hover:entity-accent entity-underline inline cursor-pointer align-baseline"><span class="whitespace-normal">Gate-All-Around transistor</span></span>（GAA）。相較於既有技術，GAA可在相同功耗下提升效能，但製程複雜度大幅提高，單一晶片製造流程甚至超過500道步驟，對材料精準度與穩定性要求極高。</p>
<p data-start="395" data-end="445">應材指出，在這樣的製程環境下，「材料工程」已成為決定晶片效能與功耗的關鍵，而非單靠微影技術即可突破。</p>
<h3 data-section-id="1nta3jd" data-start="452" data-end="484">解決漏電與功耗問題 Precision™鎖定電晶體隔離結構</h3>
<p data-start="486" data-end="544">其中一項重點產品為Precision™選擇性氮化矽電漿沉積系統，主要用於強化電晶體之間的「淺溝槽隔離」（STI）結構。</p>
<p data-start="546" data-end="620">在高密度晶片中，若隔離效果不足，電子容易在電晶體之間干擾，形成寄生電容，進而拖慢速度、增加耗能。尤其在GAA架構下，元件尺寸更小，這個問題更加嚴重。</p>
<p data-start="622" data-end="704">Precision™系統採用「由下而上」的選擇性沉積技術，只在需要的位置堆疊氮化矽，並以低溫製程避免損傷原有結構，有助於維持隔離完整性，降低漏電與功耗，提升整體效能。</p>
<p data-start="255" data-end="377">更多科技工作請上科技專區：<strong><a href="https://techplus.1111.com.tw/" target="_blank" rel="noopener"><span style="color: #33cccc;">https://techplus.1111.com.tw/</span></a></strong></p>
<p data-start="255" data-end="377">科技社群討論區：<a href="https://pei.com.tw/feed/c/tech-plus"><strong><span style="color: #33cccc;">https://pei.com.tw/feed/c/tech-plus</span></strong></a></p>
<h3 data-section-id="10s1wp9" data-start="711" data-end="741">攻克奈米片包覆難題 Trillium™強化金屬閘極沉積</h3>
<p data-start="743" data-end="785">另一項關鍵技術Trillium™原子層沉積系統，則聚焦在電晶體核心的「金屬閘極堆疊」。</p>
<p data-start="787" data-end="848">在GAA架構中，閘極需完整包覆僅約10奈米間距的矽奈米片，任何沉積不均都可能影響電晶體開關特性，進一步衝擊晶片效能與良率。</p>
<p data-start="850" data-end="923">Trillium™透過高精度原子層沉積技術，能在極微小空間中均勻堆疊多層金屬材料，並整合多道製程於單一平台，讓晶片設計者可更靈活調整效能與功耗配置。</p>
<h3 data-section-id="2zlg8v" data-start="930" data-end="956">已導入2奈米製程 應材卡位AI晶片關鍵供應鏈</h3>
<p data-start="958" data-end="1001">應材表示，這兩套系統已獲領先晶圓代工與邏輯晶片製造商採用，導入2奈米及更先進製程節點。</p>
<p data-start="1003" data-end="1114">應用材料半導體產品事業群總裁帕布‧若傑（<span class="hover:entity-accent entity-underline inline cursor-pointer align-baseline"><span class="whitespace-normal">Prabu Raja）</span></span>指出，半導體產業正進入非線性發展階段，材料創新將成為推動技術突破的核心動能，而相關沉積技術將直接影響AI晶片的發展進程。</p>
<p></content></p>
<p>這篇文章 <a rel="nofollow" href="https://www.technice.com.tw/issues/semicon/212654/">應材推兩大沉積系統搶攻2奈米製程 鎖定GAA電晶體助攻AI晶片效能</a> 最早出現於 <a rel="nofollow" href="https://www.technice.com.tw">科技島-掌握科技新聞、科技職場最新資訊</a>。</p>
]]></description>
		
					<wfw:commentRss>https://www.technice.com.tw/issues/semicon/212654/feed/</wfw:commentRss>
			<slash:comments>0</slash:comments>
		
		
		<post-id xmlns="com-wordpress:feed-additions:1">212654</post-id>	</item>
		<item>
		<title>蘋果、高通、聯發科9月正面交鋒！傳三大晶片商首批2奈米SoC同月亮相</title>
		<link>https://www.technice.com.tw/issues/semicon/202364/</link>
					<comments>https://www.technice.com.tw/issues/semicon/202364/#respond</comments>
		
		<dc:creator><![CDATA[黃仁杰]]></dc:creator>
		<pubDate>Mon, 29 Dec 2025 03:34:08 +0000</pubDate>
				<category><![CDATA[半導體]]></category>
		<category><![CDATA[產業應用]]></category>
		<category><![CDATA[編輯精選]]></category>
		<category><![CDATA[兩奈米]]></category>
		<category><![CDATA[聯發科]]></category>
		<category><![CDATA[蘋果]]></category>
		<guid isPermaLink="false">https://www.technice.com.tw/?p=202364</guid>

					<description><![CDATA[<p><img width="1536" height="1024" src="https://www.technice.com.tw/wp-content/uploads/2025/12/ChatGPT-Image-2025年12月29日-上午11_31_26.png" class="attachment-post-thumbnail size-post-thumbnail wp-post-image" alt="ChatGPT Image 2025年12月29日 上午11 31 26" decoding="async" srcset="https://www.technice.com.tw/wp-content/uploads/2025/12/ChatGPT-Image-2025年12月29日-上午11_31_26.png 1536w, https://www.technice.com.tw/wp-content/uploads/2025/12/ChatGPT-Image-2025年12月29日-上午11_31_26-300x200.png 300w, https://www.technice.com.tw/wp-content/uploads/2025/12/ChatGPT-Image-2025年12月29日-上午11_31_26-1024x683.png 1024w, https://www.technice.com.tw/wp-content/uploads/2025/12/ChatGPT-Image-2025年12月29日-上午11_31_26-768x512.png 768w" sizes="(max-width: 1536px) 100vw, 1536px" title="蘋果、高通、聯發科9月正面交鋒！傳三大晶片商首批2奈米SoC同月亮相 2"></p>
<p>隨著台積電 2 奈米製程進入量產階段，智慧型手機晶片即將全面告別 3 奈米世代。市場傳出，蘋果、高通(Qualcomm)與聯發科可能在同一個月發表旗下首批 2 奈米旗艦晶片，關鍵原因在於台積電 2 奈米的製程週期較 3 奈米更長，使晶片設計定案時間提前，進而拉近各家產品亮相時程。<content>記者黃仁杰／編譯</p>
<p data-start="96" data-end="233">隨著台積電 2 奈米製程進入量產階段，智慧型手機晶片即將全面告別 3 奈米世代。市場傳出，蘋果、高通(Qualcomm)與聯發科可能在同一個月發表旗下首批 2 奈米旗艦晶片，關鍵原因在於台積電 2 奈米的製程週期較 3 奈米更長，使晶片設計定案時間提前，進而拉近各家產品亮相時程。</p>
<p>[caption id="attachment_202377" align="aligncenter" width="1536"]<img class="wp-image-202377 size-full" src="https://www.technice.com.tw/wp-content/uploads/2025/12/ChatGPT-Image-2025年12月29日-上午11_31_26.png" alt="" width="1536" height="1024" /> 市場傳出，蘋果、高通與聯發科可能在同一個月發表旗下首批 2 奈米旗艦晶片。（圖／AI生成）[/caption]</p>
<p data-start="235" data-end="412">根據爆料帳號 Smart Chip Insider 指出，蘋果 A20、A20 Pro，Qualcomm Snapdragon 8 Elite Gen 6 與 8 Elite Gen 6 Pro，以及聯發科 Dimensity 9600，最快都可能在 9 月對外揭曉，且三方都將採用台積電同一套 2 奈米製程，而非先前傳出的 N2 與 N2P 分流策略。</p>
<p data-start="414" data-end="560">市場普遍認為，蘋果已掌握台積電超過一半的首批 2 奈米產能，但這次並未取得發表時程上的明顯優勢。A20 與 A20 Pro 預計將用於明年的 iPhone 18 系列與傳聞中的摺疊 iPhone；Qualcomm則可能首度在同一代旗艦平台中區分「Pro」與非 Pro 版本，擴大高階市場布局。</p>
<p data-start="562" data-end="670">相較之下，聯發科仍可能維持單一旗艦晶片策略，僅推出 Dimensity 9600。不過聯發科已在今年稍早宣布完成首顆 2 奈米晶片的 tape-out，等於在技術進度上搶得先機，產品實際問世時間則落在 2026 年。</p>
<p data-start="672" data-end="785">由於台積電 2 奈米製程生產節奏較慢，晶片設計與驗證必須更早完成，反而讓各家能同步揭示新世代 SoC。這也意味著，搭載 Qualcomm 與聯發科最新旗艦晶片的 Android 手機，上市時程將更貼近蘋果新一代 iPhone。</p>
<p data-start="787" data-end="863" data-is-last-node="" data-is-only-node="">在沒有「先發紅利」的情況下，效能調校與功耗表現將成為關鍵競爭指標。若傳聞屬實，2026 年的旗艦手機晶片戰，將從製程領先，正式進入同場硬碰硬的比拼階段。</p>
<p data-start="787" data-end="863" data-is-last-node="" data-is-only-node="">來源：<a href="https://wccftech.com/first-2nm-chipsets-from-apple-qualcomm-mediatek-could-launch-in-same-month/"><span style="color: #33cccc;"><strong>wccftech</strong></span></a></p>
<p></content></p>
<p>這篇文章 <a rel="nofollow" href="https://www.technice.com.tw/issues/semicon/202364/">蘋果、高通、聯發科9月正面交鋒！傳三大晶片商首批2奈米SoC同月亮相</a> 最早出現於 <a rel="nofollow" href="https://www.technice.com.tw">科技島-掌握科技新聞、科技職場最新資訊</a>。</p>
]]></description>
		
					<wfw:commentRss>https://www.technice.com.tw/issues/semicon/202364/feed/</wfw:commentRss>
			<slash:comments>0</slash:comments>
		
		
		<post-id xmlns="com-wordpress:feed-additions:1">202364</post-id>	</item>
		<item>
		<title>三星洽談生產AMD兩奈米晶片 外界點名 EPYC Venice 伺服器處理器</title>
		<link>https://www.technice.com.tw/issues/semicon/201142/</link>
					<comments>https://www.technice.com.tw/issues/semicon/201142/#respond</comments>
		
		<dc:creator><![CDATA[黃仁杰]]></dc:creator>
		<pubDate>Mon, 15 Dec 2025 02:54:16 +0000</pubDate>
				<category><![CDATA[半導體]]></category>
		<category><![CDATA[產業應用]]></category>
		<category><![CDATA[三星]]></category>
		<category><![CDATA[兩奈米]]></category>
		<category><![CDATA[晶片]]></category>
		<guid isPermaLink="false">https://www.technice.com.tw/?p=201142</guid>

					<description><![CDATA[<p><img width="1200" height="627" src="https://www.technice.com.tw/wp-content/uploads/2025/06/0606_08_0.jpg" class="attachment-post-thumbnail size-post-thumbnail wp-post-image" alt="HBM最早由三星、SK海力士、AMD等公司共同推動。（圖／123RF）" decoding="async" srcset="https://www.technice.com.tw/wp-content/uploads/2025/06/0606_08_0.jpg 1200w, https://www.technice.com.tw/wp-content/uploads/2025/06/0606_08_0-300x157.jpg 300w, https://www.technice.com.tw/wp-content/uploads/2025/06/0606_08_0-1024x535.jpg 1024w, https://www.technice.com.tw/wp-content/uploads/2025/06/0606_08_0-768x401.jpg 768w" sizes="(max-width: 1200px) 100vw, 1200px" title="三星洽談生產AMD兩奈米晶片 外界點名 EPYC Venice 伺服器處理器 3"></p>
<p>三星晶圓代工（Samsung Foundry）正與 AMD 展開合作洽談，討論採用其 2 奈米（SF2）製程生產下一代處理器晶片。隨著三星近年持續強化製程技術與良率表現，外界普遍認為，這項合作可能成為三星重返先進製程代工市場的重要里程碑，並對長期由台積電主導的格局形成挑戰。<content>記者黃仁杰／編譯</p>
<p data-start="102" data-end="239">三星晶圓代工（Samsung Foundry）正與 AMD 展開合作洽談，討論採用其 2 奈米（SF2）製程生產下一代處理器晶片。隨著三星近年持續強化製程技術與良率表現，外界普遍認為，這項合作可能成為三星重返先進製程代工市場的重要里程碑，並對長期由台積電主導的格局形成挑戰。</p>
<p>[caption id="attachment_176130" align="aligncenter" width="1200"]<img class="wp-image-176130 size-full" src="https://www.technice.com.tw/wp-content/uploads/2025/06/0606_08_0.jpg" alt="HBM最早由三星、SK海力士、AMD等公司共同推動。（圖／123RF）" width="1200" height="627" /> 三星晶圓代工（Samsung Foundry）正與 AMD 展開合作洽談，討論採用其 2 奈米（SF2）製程生產下一代處理器晶片。（圖／123RF）[/caption]</p>
<p data-start="241" data-end="356">根據韓媒《Sedaily》報導，在成功爭取蘋果與特斯拉成為客戶之後，三星晶圓代工已進一步與 AMD 討論採用 SF2 製程開發「下一代 CPU」。市場推測，該晶片極可能是 AMD 即將推出的 EPYC Venice 伺服器處理器。</p>
<p data-start="358" data-end="492">業界分析指出，目前 EPYC Venice 預計採用台積電 2 奈米製程量產，但在台積電產能高度吃緊的情況下，AMD 尋求第二供應來源並不令人意外。加上 EPYC Venice 正是 AMD 下一個明確規劃導入 2 奈米技術的重點產品，使其成為與三星合作的最合理選項。</p>
<p data-start="494" data-end="659">相較之下，另一款可能的候選產品為面向消費市場的 Olympic Ridge 處理器，不過其量產時程預計落在 2026 年底，與目前雙方洽談進度並不完全吻合。若三星為 EPYC Venice 試產的晶片能滿足 AMD 在效能、功耗與良率上的要求，未來 Olympic Ridge 同時採用台積電與三星雙來源代工的可能性也將隨之提高。</p>
<p data-start="661" data-end="707">報導並指出，三星計畫近期為 AMD 進行晶片試產，相關合作進展最快可能在短期內出現具體突破。</p>
<p data-start="709" data-end="866">在 AI 與資料中心需求持續快速成長的背景下，AMD 等無晶圓廠半導體業者勢必逐步採取「雙來源」策略，以分散風險並確保供應穩定。除三星之外，英特爾晶圓代工（Intel Foundry）亦被視為潛在選項之一，不過市場普遍認為，客戶仍將觀望 Intel 18A、14A 製程在自家產品上的實際表現，再決定是否導入量產。</p>
<p data-start="709" data-end="866">來源：<a href="https://wccftech.com/samsung-is-in-talks-with-amd-to-supply-a-2nm-process/"><strong><span style="color: #33cccc;">wccftech</span></strong></a></p>
<p></content></p>
<p>這篇文章 <a rel="nofollow" href="https://www.technice.com.tw/issues/semicon/201142/">三星洽談生產AMD兩奈米晶片 外界點名 EPYC Venice 伺服器處理器</a> 最早出現於 <a rel="nofollow" href="https://www.technice.com.tw">科技島-掌握科技新聞、科技職場最新資訊</a>。</p>
]]></description>
		
					<wfw:commentRss>https://www.technice.com.tw/issues/semicon/201142/feed/</wfw:commentRss>
			<slash:comments>0</slash:comments>
		
		
		<post-id xmlns="com-wordpress:feed-additions:1">201142</post-id>	</item>
		<item>
		<title>羅唯仁遭爆攜2奈米台積電機密赴英特爾任職？經濟部：已派員了解</title>
		<link>https://www.technice.com.tw/experience/gov/198864/</link>
					<comments>https://www.technice.com.tw/experience/gov/198864/#respond</comments>
		
		<dc:creator><![CDATA[黃仁杰]]></dc:creator>
		<pubDate>Tue, 18 Nov 2025 09:44:37 +0000</pubDate>
				<category><![CDATA[科技政府]]></category>
		<category><![CDATA[半導體]]></category>
		<category><![CDATA[產業]]></category>
		<category><![CDATA[產業應用]]></category>
		<category><![CDATA[科技企業]]></category>
		<category><![CDATA[編輯精選]]></category>
		<category><![CDATA[兩奈米]]></category>
		<category><![CDATA[台積電]]></category>
		<category><![CDATA[羅唯仁]]></category>
		<guid isPermaLink="false">https://www.technice.com.tw/?p=198864</guid>

					<description><![CDATA[<p><img width="465" height="305" src="https://www.technice.com.tw/wp-content/uploads/2025/08/台積電.png" class="attachment-post-thumbnail size-post-thumbnail wp-post-image" alt="台積電" decoding="async" srcset="https://www.technice.com.tw/wp-content/uploads/2025/08/台積電.png 465w, https://www.technice.com.tw/wp-content/uploads/2025/08/台積電-300x197.png 300w" sizes="(max-width: 465px) 100vw, 465px" title="羅唯仁遭爆攜2奈米台積電機密赴英特爾任職？經濟部：已派員了解 4"></p>
<p>台積電前技術研發暨企業策略發展資深副總經理羅唯仁，近日被媒體指控在退休前疑似以主管職權要求下屬簡報，並影印多份涵蓋 2 奈米、A16、A14 等先進製程的機密資料帶走，引發外界高度關注。報導亦指出，現年 75 歲的羅唯仁今年 7 月底自台積電退休，但在 10 月底已重返英特爾任職，使外界更憂心資料外流風險。<content>記者黃仁杰／台北報導</p>
<p data-start="114" data-end="268">台積電前技術研發暨企業策略發展資深副總經理羅唯仁，近日被媒體指控在退休前疑似以主管職權要求下屬簡報，並影印多份涵蓋 2 奈米、A16、A14 等先進製程的機密資料帶走，引發外界高度關注。報導亦指出，現年 75 歲的羅唯仁今年 7 月底自台積電退休，但在 10 月底已重返英特爾任職，使外界更憂心資料外流風險。</p>
<p>[caption id="attachment_188313" align="aligncenter" width="465"]<img class="wp-image-188313 size-full" src="https://www.technice.com.tw/wp-content/uploads/2025/08/台積電.png" alt="" width="465" height="305" /> 羅唯仁近日被媒體指控在退休前疑似以主管職權要求下屬簡報，並影印多份涵蓋 2 奈米、A16、A14 等先進製程的機密資料帶走。（圖／科技島資料照）[/caption]</p>
<p data-start="270" data-end="375">對此，經濟部長龔明鑫今（18）日受訪表示，上午已派員向相關單位了解狀況，但此案屬台積電內部事務，應以公司說法為主，政府也會尊重台積電後續的對外說明。他強調，經濟部會密切注意事件進展，但仍以企業本身釐清最為適當。</p>
<p data-start="377" data-end="466">據了解，台積電內部已開始蒐集相關證據，並研議後續可能採取的行動。由於涉案資料均屬關鍵製程技術，業界對此案抱持高度敏感態度，相關傳言也讓外界更加關注台灣半導體技術與人才安全的議題。</p>
<p></content></p>
<p>這篇文章 <a rel="nofollow" href="https://www.technice.com.tw/experience/gov/198864/">羅唯仁遭爆攜2奈米台積電機密赴英特爾任職？經濟部：已派員了解</a> 最早出現於 <a rel="nofollow" href="https://www.technice.com.tw">科技島-掌握科技新聞、科技職場最新資訊</a>。</p>
]]></description>
		
					<wfw:commentRss>https://www.technice.com.tw/experience/gov/198864/feed/</wfw:commentRss>
			<slash:comments>0</slash:comments>
		
		
		<post-id xmlns="com-wordpress:feed-additions:1">198864</post-id>	</item>
	</channel>
</rss>
