聯發科資源轉押AI ASIC 手機晶片布局傳遭降權

記者黃仁杰／編譯

隨著 AI 熱潮持續升溫，繼高頻寬記憶體（HBM）大量占用 DRAM 產能後，相關效應正開始擴散至行動晶片領域。產業消息指出，聯發科已調整內部資源配置，將部分人力與研發能量自手機晶片部門轉向 AI ASIC 與車用晶片等高成長市場，市場解讀，聯發科的天璣（Dimensity）行動處理器重要性恐被相對淡化。

聯發科近年在客製化 ASIC 領域的布局逐步浮上檯面。外界指出，聯發科曾參與 Google 新一代 TPU v7「Ironwood」的開發，負責設計處理器與周邊之間通訊所需的輸入輸出（I/O）模組。這也被視為 Google 在 TPU 設計策略上的轉變，過去幾代產品多由 Google 與博通深度合作完成。

聯發科並計畫進一步深化與 Google 的 ASIC 合作。市場傳出，下一代 TPU 預計於 2026 年第三季進入量產階段，Google規劃 2027 年生產約 500 萬顆自研 ASIC，2028 年更將擴大至 700 萬顆。為因應即將到來的大量投片需求，博通與聯發科皆已提升晶圓投片規模。

隨著 Google TPU 採用台積電 3 奈米製程，晶片設計與整體系統複雜度同步提高。報導指出，聯發科因此決定抽調原本隸屬於手機晶片部門的資源，成立專責團隊，聚焦 ASIC 業務發展。

在技術層面，聯發科正押注其自有的 SerDes（序列器／解序列器）技術，作為切入 AI ASIC 市場的關鍵優勢。SerDes 可將平行資料轉換為高速序列訊號進行傳輸，並於接收端再轉回平行資料，有助於提升處理器與記憶體之間的傳輸效率，對 AI 晶片效能影響甚鉅。

聯發科目前的 112Gb/s SerDes DSP 採用 PAM-4 接收架構，在 4 奈米製程下可提供超過 52dB 的損耗補償能力，同時兼顧低訊號衰減與高抗干擾特性，對資料中心與先進封裝架構具高度吸引力。聯發科也正同步研發下一代 224Gb/s SerDes DSP。

財務面方面，聯發科預期 2026 年 AI ASIC 業務營收可達 10 億美元，2027 年進一步擴大至數十億美元規模。除 Google 之外，市場亦傳出聯發科正積極爭取與 Meta 在客製化 ASIC 領域展開更深入合作。業界人士指出，聯發科已將 AI 視為公司成長引擎的結構性轉型方向，手機晶片的重要性因此相對下降。

不過，聯發科的天璣晶片短期內仍具市場競爭力。外界指出，聯發科與高通下一代旗艦行動處理器，皆將採用台積電 N2P 製程，有助於提升時脈表現並降低能耗。不過，在聯發科資源逐步轉向 AI ASIC 的情況下，市場也關注天璣晶片的競爭力能維持多久。特別是在高階行動 SoC 領域，長期仍由蘋果 A 系列晶片與高通 Snapdragon 系列主導。

來源：wccftech