劍指台積電CoWoS！Intel秀巨型AI晶片封裝實力 搶攻高階代工訂單

記者鄧天心／綜合報導

為了爭取AI與高效能運算(HPC)的代工訂單，Intel代工部門(Intel Foundry)本週發布了一份技術文件，並展示了一款被稱為AI晶片測試載具(Test Vehicle)的工程樣品。Intel似乎想向外界證明，目前已經具備將多個高效能晶片組裝在一起，製造出超大型AI處理器的技術實力。

延伸閱讀：

SpaceX向美政府申請發射「百萬衛星」 為打造太空AI資料中心鋪路

這款測試載具採用系統級封裝(SiP)設計，其總面積高達標準光罩尺寸的8倍，在內部配置上，該封裝整合了4個邏輯晶片塊(Logic Tiles)、12個HBM4等級的高頻寬記憶體堆疊，以及2個I/O晶片塊，相較於Intel上個月展示包含16個邏輯晶片與24個記憶體堆疊的未來概念模型。

Intel明確指出，這款測試載具並非即將上市的AI加速器產品，而是一個用來展示未來的處理器如何被物理組裝出來的工程平台，在技術細節方面，該平台的核心運算晶片據稱採用Intel 18A製程，具備Ribbon FET全環繞閘極電晶體與Power Via背部供電技術。為了將這些分散的晶片緊密連結，Intel運用了EMIB-T封裝技術，透過嵌入在基板中的橋接器與矽穿孔(TSVs)，讓電力與訊號能同時進行水平與垂直傳輸，最大化互連密度。

針對多晶片設計最棘手的供電問題，Intel展示了結合Foveros 3D封裝與多層次電源管理架構的解決方案，該平台計畫採用專為小晶片堆疊設計的Intel 18A-PT製程，利用混合鍵合技術實現晶片間的高密度連接。

此外，該設計引入了包括Power Via及多種嵌入式電容與電感在內的電源技術，支援位於堆疊下方的整合式電壓調節器(IVR)，確保晶片在執行高負載運算時，仍能維持穩定，但這與競爭對手台積電將電壓調節模組置於中介層的設計邏輯有所不同。

資料來源：toms hardware