台積電擴大CoWoS版圖 AI算力封裝決勝
記者黃仁杰／台北報導
隨著人工智慧（AI）算力需求快速攀升，晶片競賽正從製程微縮，轉向封裝與系統整合能力。台積電今（23）日在北美技術論壇上公布其大幅強化先進封裝布局，從CoWoS、3D堆疊到光電整合，全面對準AI晶片對高頻寬、高整合與低延遲的關鍵需求。
其中，最受矚目的為CoWoS先進封裝技術的持續擴展。台積電目前已可量產達5.5倍光罩尺寸的CoWoS，並進一步規劃14倍光罩尺寸版本，預計可整合約10顆大型運算晶粒與20顆高頻寬記憶體（HBM）堆疊，預計於2028年進入生產。
此一規模的封裝能力，意味單一封裝即可容納更龐大的AI運算模組，大幅提升晶片間的資料交換效率，也讓記憶體與運算核心之間的距離進一步縮短，直接回應大型模型與資料中心對高頻寬與低延遲的需求。
更多科技工作請上科技專區：https://techplus.1111.com.tw/
科技社群討論區：https://pei.com.tw/feed/c/tech-plus
除了橫向擴展封裝尺寸，台積電也同步推進垂直整合技術。其SoIC 3D晶片堆疊方案，透過晶粒對晶粒直接堆疊，使I/O密度提升達1.8倍，有助強化晶片之間的資料傳輸能力，進一步提升整體運算效能。
在更大規模整合方面，台積電亦規劃推出40倍光罩尺寸的系統級晶圓（SoW-X）技術，將整片晶圓視為單一系統進行運算，突破傳統封裝限制，為未來超大型AI運算架構提供新解方。
另一方面，隨著資料中心傳輸瓶頸浮現，台積電也加速布局光電整合。其COUPE光子引擎結合共同封裝光學（CPO）技術，透過將光學元件直接整合至封裝內部，可實現功耗效率提升2倍、延遲降低達90%，並已規劃於2026年量產，鎖定高速資料傳輸場景。
觀察整體技術走向，晶片效能提升已不再完全仰賴奈米節點，而是透過封裝、堆疊與光電整合等多元技術協同推進。台積電此次大幅強化先進封裝與系統整合能力，也顯示未來晶片戰場，將由製程延伸至更上層的系統架構與整合能力之爭。
