輝達推出自研NVHBM記憶體 頻寬較HBM4E增逾30%、功耗降15%

記者黃仁杰／編譯

輝達（NVIDIA）公布自研高頻寬記憶體方案「NVHBM」，鎖定未來AI GPU與XPU平台，主打更高記憶體頻寬與更低功耗，以因應代理式AI、實體AI以及兆級參數模型持續推高的資料傳輸需求。

NVHBM是NVLink Fusion架構的延伸，相關設計由輝達與Amazon旗下Annapurna Labs共同推進。不同於傳統HBM將記憶體控制器放在XPU端，NVHBM選擇把記憶體控制器移入HBM的Base Die，藉此改善頻寬、能源效率以及主運算晶片的面積利用率。

記憶體控制器直接移入HBM Base Die

輝達表示，隨著AI模型規模朝兆級參數發展，記憶體頻寬正成為限制AI運算效能的重要瓶頸。

NVHBM的核心改變，就是將原本位於GPU或其他XPU上的記憶體控制器，直接整合進HBM底部的Base Die。

「AI履歷健檢」看見自己優勢：https://campaign.1111.com.tw/resume-review/

更多科技工作請上科技專區：https://techplus.1111.com.tw/

這樣的設計可以縮短部分資料傳輸路徑，同時減少XPU本身需要為記憶體控制功能保留的晶片面積。

三星、SK海力士與美光等記憶體廠，也都已開始研究在下一代HBM Base Die中整合更多控制或運算功能；高通的HBC方案則採取類似概念，但使用的是LPDDR堆疊。

頻寬提升逾30% 功耗較HBM4E低15%

輝達宣稱，NVHBM相較標準HBM4E方案，可提供超過30%的記憶體頻寬提升，同時將功耗降低約15%。

此外，由於記憶體控制器不再占用XPU主要晶粒空間，最高可釋放約25%的晶片面積，讓更多空間用於增加運算單元。

未來這套技術將導入輝達新一代GPU，而記憶體控制器本身也會採用輝達客製化設計，再整合進HBM Base Die。

介面縮窄 封裝可用矽面積最多增加80%

輝達進一步指出，相較JEDEC HBM4E標準，NVHBM設計可讓PHY與相關支援電路所占面積最多減少67%。

由於介面變窄，也能簡化Interposer中介層的線路布局，整體封裝配置中可使用的矽面積最高可增加80%。

這意味未來AI晶片不只能透過更高頻寬HBM改善資料供應，也能把原本占用GPU面積的記憶體控制功能外移，將更多晶片空間留給實際運算。

來源：wccftech