傳英特爾規劃14A2製程 導入雙面供電架構迎戰台積電、三星1.4奈米競爭

記者黃仁杰／編譯

英特爾（Intel）持續強化晶圓代工布局。根據韓媒《ETNews》報導，英特爾正評估在14A製程之後推出改良版「14A2」節點，除進一步提升製程成熟度外，也將導入雙面供電（Dual-Side Power Delivery）架構，藉此與台積電及三星未來1.4奈米級製程競爭。

14A2傳將成14A強化版

目前台積電預計於明年導入A14（1.4奈米級）製程，三星則規劃於2029年量產1.4奈米SF1.4製程。另一方面，英特爾也預計明年推出14A製程，並已吸引部分外部客戶關注其晶圓代工服務。

報導指出，隨著三大晶圓代工廠競逐1.4奈米世代，英特爾正重新調整製程藍圖，其中新增的14A2將作為14A的升級版本。

「AI履歷健檢」看見自己優勢：https://campaign.1111.com.tw/resume-review/

更多科技工作請上科技專區：https://techplus.1111.com.tw/

導入雙面供電 提升晶體密度

根據報導，英特爾14A原本將導入PowerDirect技術，搭配背面供電網路（Backside Power Delivery Network，BSPDN），改善供電效率。

而14A2則進一步規劃採用雙面供電架構，同時利用晶片正面與背面進行電力傳輸，以提升整體效能。

此外，14A製程原本的M0金屬層間距（Pitch）預計縮小至28奈米，而14A2則可望進一步縮減至21奈米，有助提升電晶體密度。

雙重曝光提升密度 但也增加製程挑戰

報導指出，14A2將透過雙重曝光（Double Patterning）等技術進一步提高電路密度。

Intel先前表示，14A相較前一世代可提升約30%的電晶體密度，若14A2順利推出，密度有望再進一步提升。

另一方面，更小的21奈米間距也將帶來新的製造挑戰，包括導線電阻增加，以及奈米穿矽通孔（Nano Through Silicon Vias，nTSVs）難以支援更高密度設計。

為解決相關問題，報導指出，Intel可能採用複合式供電架構，以背面供電作為主要電源，同時保留部分正面金屬層供電設計，藉此平衡供電效率與製造可行性。

AI需求帶動 晶圓代工競爭持續升溫

報導指出，隨著AI運算需求快速成長，各家半導體公司持續加快先進製程布局。

目前台積電先進製程產能持續吃緊，也讓部分晶片設計公司開始評估英特爾及三星等其他晶圓代工選項。

Intel近年積極重建晶圓代工業務，除18A-P外，14A及傳聞中的14A2皆被視為未來爭取外部客戶的重要產品。

不過，14A2目前仍屬市場傳聞及製程規劃階段，英特爾尚未正式公布相關技術細節或量產時程，後續發展仍有待官方進一步說明。

來源：wccftech