英特爾High-NA EUV測試晶圓破百萬片 傳領先三星、台積電2至4年

記者黃仁杰／編譯

英特爾 （Intel）近年持續押注先進封裝與新一代微影技術，如今相關布局開始浮現成果。除了EMIB-T先進封裝產能快速擴張，英特爾在High-NA EUV導入進度上，也被認為暫時領先三星與台積電。

瑞銀（UBS）指出，市場對英特爾EMIB-T的執行能力與良率愈來愈有信心，預估到2028年，英特爾EMIB-T可支援超過200萬片基板產能，以因應聯發科需求。

聯發科目前是Google下一代TPU v9 AI晶片的重要策略設計與開發夥伴，相關產品包括採用2奈米的「Humufish」，以及升級版本「Triggerfish」。

EMIB-T加入TSV 支援3D堆疊

英特爾EMIB技術，是在有機基板內嵌入小型矽橋，讓多顆Chiplet透過高密度微凸塊互連。

EMIB-T則進一步在矽橋中加入矽穿孔（TSV），讓電力與高速訊號可以從封裝底部直接穿過矽橋，傳送至上方的處理器或記憶體，進一步支援3D堆疊。

「AI履歷健檢」看見自己優勢：https://campaign.1111.com.tw/resume-review/

更多科技工作請上科技專區：https://techplus.1111.com.tw/

EMIB-T基板主要由三個部分組成，包括帶有精密凹槽的有機基板、覆蓋於矽橋上的介電層，以及內建TSV的矽橋本身。

其中，有機基板由Ibiden擔任主要供應商，另外也包括Shinko、欣興（Unimicron）與AT&S；介電層則使用業界常見的Ajinomoto Build-up Film（ABF）。

成本傳比CoWoS低約50%

消息指出，英特爾EMIB-T的成本約比台積電CoWoS低50%。

另一方面，台積電則正透過下一代CoPoS面板級封裝技術維持先進封裝競爭力。

High-NA EUV測試晶圓達100萬片

在先進微影方面，當三星與台積電仍在規畫High-NA EUV導入時程之際，英特爾已完成第100萬片High-NA EUV測試晶圓。

這項進度被認為讓英特爾在High-NA EUV技術導入上，暫時領先整體產業約2至4年。

High-NA EUV可進一步縮小單次曝光能夠印製的特徵尺寸，不過代價是曝光視野縮小一半，每次曝光能涵蓋的最大晶粒尺寸也隨之減半。

另一方面，High-NA EUV可在單次曝光下製作更細微的線路，有助減少3奈米以下製程對多重曝光的依賴。

英特爾目前一方面持續擴大EMIB-T先進封裝能力，另一方面也加快High-NA EUV驗證進度，試圖在先進製程與封裝兩條戰線同步追趕甚至拉開差距。

來源：wccftech