蘋果標準版 A20 晶片佈局圖首度曝光 成本與AI效能間取得新平衡
記者孟圓琦／編譯
根據最新流出的晶片焊球陣列圖（Solder ball map），蘋果（Apple）下一代標準版 A20 晶片的設計細節首度曝光。知名科技分析部落客「白飯炒白飯」針對該佈局圖進行對比分析，揭示了標準版 A20 與旗艦版 A20 Pro 之間的關鍵差異。分析指出，標準版 A20 在晶片面積、快取記憶體以及封裝技術上皆進行精簡以控管成本，但在記憶體頻寬與 AI 硬體架構上則獲得完整保留。
本次曝光的數據皆為基於佈局圖之推測。分析顯示，標準版 A20 與 A20 Pro 同樣採用台積電最新的 N2 製程。A20 Pro 的裸晶面積（Bare die）預估為 98.80 mm²，而標準版 A20 的面積則進一步縮減至 70 至 80 mm² 之間，比前代 A19 的 82.8 mm² 更小。由於 N2 晶圓生產成本顯著高於先前製程，縮減裸晶面積將有助於蘋果有效控管生產成本。
在封裝技術方面，標準版 A20 預計延用傳統的堆疊封裝（PoP, Package-on-Package）技術，而非 A20 Pro 所採用的 WMCM 封裝。由於 A20 Pro 為達到 4.93 GHz 的高時脈而極度依賴 WMCM 的優秀散熱表現，運作時脈較低的標準版 A20 則無此需求。
顯示晶片（GPU）部分，預計將延續 5 核心設計並限制運轉時脈。相較於過去標準版僅落後 Pro 版本 1 個 GPU 核心的安排，本次雙方差距可能達 2 個核心，使效能分級更為明顯。
中央處理器（CPU）架構則維持蘋果經典的「2 個效能大核 + 4 個節能小核」設計。其中效能大核預計配置 8 MB 共用 L2 快取，節能小核則配置 4 MB，兩者皆較 A20 Pro 縮減 50%。由於 SRAM 在近期先進製程中的微縮效果有限，削減快取成為縮減晶片面積最直接的手法。
儘管快取有所砍半，為滿足裝置端 AI 的運算需求，系統級快取（SLC）預計將由 A19 的 12 MB 提升至 16 MB。此外，雙 16 核心的神經網路引擎（Neural Engine）將與 Pro 版本保持一致，並配有專屬的 4 MB 快取。記憶體介面亦升級至與 Pro 版本同級的 96-bit 匯流排，這主要得益於 Apple Intelligence 對高頻寬的強烈需求。
標準版 A20 晶片預計於明年正式應用於標準版 iPhone 18 機型中。
延伸閱讀：
卡西歐推出首款 MIP 螢幕 Mudman 手錶 結合紅光背光與跑步追蹤功能
Apple Watch Series 12 與 Ultra 4 將迎升級：2 款 AI 語音智慧功能今年登場
蘋果發表會倒數？全新智慧螢幕外觀與設計細節提前流出
資料來源：notebookcheck
