AI衝算力先卡在電力！應材：拚15年內能源效率增萬倍
記者黃仁杰／台北報導
AI從模型訓練一路擴展至推論、代理式AI、邊緣AI及實體AI，運算需求並非前後取代，而是不斷向上疊加，也讓晶片產業下一階段的競爭，逐漸從「算得多快」轉向「每一瓦電能算多少」。應用材料（Applied Materials）今（3）日於SEMICON 2026舉辦技術分享會並指出，功耗、資料搬移及散熱已成為AI系統持續擴張的主要瓶頸，未來必須同步推進先進邏輯、DRAM與HBM，以及先進封裝三大領域的3D微縮，才能持續提升AI能源效率。
應用材料公司集團副總裁暨台灣應材總裁余定陸表示，AI發展從訓練模型、推論、代理式AI一路走向實體AI，各類工作負載並不是依序汰換，而是持續疊加，因此背後的運算與能源需求也同步快速增加。
余定陸指出，AI運算最核心可拆成運算與資料傳輸。尤其資料搬移必須做到「速度更快、距離更短、耗能更低」，這也正是半導體技術接下來必須解決的問題。相較新增發電設施往往需要漫長建設時間，透過晶片與系統架構改善能源效率，已成為產業不得不面對的方向。
AI晶片不只拚效能 「每瓦Token數」成新指標
應材技術策略副總裁Sree Kesapragada指出，隨著AI系統規模擴大，晶片封裝內部需要進行大量運算，同時在記憶體與處理器之間搬移龐大資料，不僅消耗電力，也產生大量熱能，因此「功耗與系統散熱」已成為AI擴張最主要的兩項瓶頸。
過去晶片產業追求的是單純效能，如今AI系統設計者更關心的是每瓦功耗所能處理的Token數，也就是將運算效能與能源消耗放在一起衡量。
「AI履歷健檢」看見自己優勢：https://campaign.1111.com.tw/resume-review/
更多科技工作請上科技專區：https://techplus.1111.com.tw/
應材認為，要解決這項問題，創新必須回到半導體晶片層級，並同時推進先進邏輯、先進記憶體與先進封裝。按照應材的技術路徑，包括電晶體、DRAM、HBM及AI系統整合持續朝3D架構發展，未來約15年間，整體能源效率有機會累積提升約1萬倍。
GAA、背面供電接棒 邏輯晶片進入3D微縮
在先進邏輯方面，應材點出兩項主要架構轉折。首先是電晶體從FinFET進一步轉向環繞閘極（Gate-All-Around，GAA），透過閘極從更多方向包覆通道，在元件持續微縮的同時提升控制能力，並降低操作電壓與功耗。
另一項則是背面供電網路（Backside Power Delivery Network）。過去訊號線與供電線路均位於晶圓正面，隨著電晶體密度提升，布線愈來愈複雜，也限制電源線寬度並增加電阻。將供電線路移往晶圓背面，可把訊號與電源分開，降低互連電阻，也讓晶片設計擁有更高彈性。
不過，GAA與背面供電也意味著製程步驟、材料種類及介面數量同步增加，電阻、電容以及製造變異控制難度都隨之上升，製程容忍範圍也變得更窄。這也是材料沉積、蝕刻、改質與整合技術重要性持續提高的原因。
資料顯示，未來幾年先進邏輯製程預估將占整體邏輯晶圓代工資本支出的五成以上。
AI重塑DRAM 邏輯晶片技術開始「下放」記憶體
除了提升運算核心效率，降低資料從記憶體搬往邏輯晶片所消耗的能源同樣重要。
應材指出，AI正在改變DRAM技術演進方向，包括低電阻互連、新材料與更高效能的電晶體等原先在先進邏輯領域發展的技術，正逐步導入先進DRAM。
部分邏輯晶片早在10至15年前導入的材料及電晶體技術，如今開始進入記憶體製程，目的就是提高速度、降低互連電阻，並減少記憶體與運算晶片間資料搬移的能源成本。應材預估，未來DRAM製程設備支出將達NAND的兩倍以上，反映AI與HBM帶動的記憶體投資結構轉變。
先進封裝進入「樂高時代」 散熱、翹曲與良率都是難題
當邏輯與記憶體分別完成升級後，最終仍必須透過先進封裝整合。
Sree Kesapragada形容，目前客戶正在將不同晶粒如同「樂高積木」般排列組合，尋找能源效率更高的AI系統架構，因此先進封裝正處於快速變化階段。
其中第一項關鍵是互連技術。資料不只需要在2D平面上的不同晶粒之間移動，也要透過微凸塊、混合鍵合及TSV等技術，在垂直方向進行高速傳輸。應材正將過去用於晶圓前段製程的CVD、PVD、CMP及電鍍等能力延伸至先進封裝。
第二項則是晶粒堆疊與混合鍵合，目標是在晶粒對晶粒或晶圓對晶圓整合時維持足夠高的良率。
第三項則是製程控制。先進封裝使用的往往已是完成製造、價值高昂的已知良好晶粒（Known Good Die），一旦在最後封裝階段損壞，經濟損失遠高於一般製程，因此光學、電子束乃至X光檢測的重要性同步提高。
傳統散熱已不夠 新材料開始進入AI封裝
當更多邏輯與記憶體晶粒被塞入同一封裝，熱管理也成為另一項材料工程挑戰。
應材指出，傳統只從封裝頂部進行冷卻的方式逐漸不足，產業需要新的熱管理材料，從封裝內不同介面把熱能導出，因此應材正開發新的材料及相關整合製程。
另外，隨著金屬層持續堆疊於有機基板或中介層上，封裝翹曲也可能進一步影響良率。業界開始尋找能從晶圓背面沉積介電材料等方式，在進入封裝前先補償翹曲。
另一方面，為整合更多運算、記憶體與互連元件，客戶也開始探索更大尺寸的面板級封裝。應材表示，公司過去在顯示器設備累積的大面積CVD及電子束等技術經驗，正逐步被移植至面板級先進封裝。
半導體創新等不起15年 應材押50億美元EPIC中心
然而，真正讓AI晶片面臨壓力的並不只有單一製程技術，而是「創新速度」。
應材指出，過去一項重大半導體技術從大學研究、論文發表、設備開發、客戶共同驗證，最後走進量產，往往需要10至15年。但AI能源效率問題已無法再等待另一個10至15年的研發周期。
為此，應材投資50億美元打造設備與製程創新暨商業化（Equipment and Process Innovation and Commercialization，EPIC）中心，希望把晶片製造商、設備業者、材料供應商、學術及研究機構拉進同一平台，在更早階段共同開發。應材預期，透過這項模式，可讓技術從創新走向商業化的時間縮短一半以上。
余定陸表示，應材的策略並非單純提供一台設備，而是利用跨越多項製程技術的產品布局，同時進行不同製程與材料開發，避免傳統「A做完才能做B、B完成再做C」的線性開發模式。
他強調，沒有任何一家企業能單獨解決AI能源效率問題。從晶片設計、材料、設備、基板到製造端都必須共同參與，而台灣同時具備先進晶圓製造與先進封裝聚落，正處於這波AI晶片架構轉變的核心。
